Digital Design Studio
Digital Design Studio 2.0.2 Digital Design Studio. 사용 전에 선택한 호스트·계정 권한·현재 지원 범위를 확인하세요.
새 실행은 선택한 호스트에서 사용 가능한 분석 작업으로 만드세요. 입력 식별자·엔진 버전·진단·저장 출력을 함께 보관합니다. Cloud 작업에는 제공되는 작업·권한·QUOTA가 필요합니다. Cloud UVM과 Physical coordinator 실행은 지원하지 않습니다. 저장된 실행·설정 대화상자·도구 목록을 열어도 작업이 제출되지는 않으며 거절·미지원 상태를 값이 0인 성공 결과로 해석하면 안 됩니다.
개요
Digital Design Studio는 RTL 편집, ISA 설계, 분석, 검증, Evolve와 ALcad를 하나의 앱으로 제공합니다. 작업 선택 메뉴에서 RTL과 ALcad 전용 화면을 오갈 수 있습니다. ISA의 세부 기능은 왼쪽 도구 모음과 Flow Navigator에서도 열 수 있습니다.
로컬 데스크톱 프로젝트나 접근 권한이 있는 Cloud 프로젝트를 선택한 뒤 공통 작업 탐색 메뉴를 사용하세요. 설치·실행 지원은 실제 환경과 버전에 따라 달라집니다. 다운로드에서 현재 Linux 패키지와 Windows 서명 패키지의 검증 상태를 확인할 수 있습니다.
편집기는 Verilog .v, .vh 파일도 인식하며 .v 파일을 RTL 프로젝트 입력으로 사용할 수 있습니다. 파일 처리와 언어 지원 범위는 Digital Design Studio의 Verilog 지원에서 확인하세요.
ALcad 전용 화면
왼쪽 위 작업 선택 메뉴의 ALcad 그룹에서 회로도, PCB 레이아웃, 3D CAD, 3D 조립, SI/PI 분석 또는 웨이퍼 공정 및 팹을 선택하세요. ALcad는 전용 UI와 도구를 유지합니다. ALcad 가이드에서 작업별 안내와 현재 지원 범위를 확인할 수 있습니다.
IDE 내부 Evolve
Evolve는 별도 제품이 아니라 Digital Design Studio에 포함된 기능입니다. 사용할 수 있을 때 RTL 대안을 탐색하고 편집, 분석, 검증에 쓰는 같은 작업공간에 후보를 저장합니다. Evolve 패널이 보여도 런타임이 활성화되지 않았다면 실행 기능은 미지원으로 표시될 수 있습니다.
rtl_evolve, /api/evolve/*, .alEvolve 및 작업공간 evolve/ 디렉터리와 같은 호환성 식별자는 변경되지 않습니다.
설치 및 열기
Linux 설치 또는 Windows 설치를 마치고 첫 실행을 진행합니다.
실행 환경의 프로젝트 선택 화면에서 프로젝트를 열거나 만듭니다. Cloud는 먼저 조직을 선택합니다. Windows 앱은 PC의 폴더를 열며 WSL 안의 프로젝트(
\\wsl$·\\wsl.localhost경로)는 열지 않습니다. 이전 버전에서 WSL 안에 만든 프로젝트는 Windows와 WSL 페이지를 참고하세요.탐색기에서 프로젝트 이름과 루트를 확인합니다. 작업 화면 메뉴에서 RTL·ALcad를 선택하고 Flow Navigator에서 ISA·엔지니어링 작업을 엽니다.
Windows에서는 내 PC → 내 PC의 프로젝트 → 프로젝트 폴더 열기, 새 프로젝트 만들기 또는 예제 열기를 선택하세요. 이 안내의 카운터 예제·Testbench 흐름은 Windows 전용입니다. 별도로 게시되는 Linux 앱과 CLI 실행기는 Linux 설치 문서와 해당 패키지의 지원 범위를 따릅니다.
altifigence-ide --project /absolute/path/to/project
alti ide open --project /absolute/path/to/project
CLI는 프로젝트 초기화·파일·설정·Git·Cloud 명령도 제공합니다. ide open은 데스크톱 실행 명령입니다. CLI 엔진 명령을 참고하세요. 테마·단축키·언어는 설정에서 바꿉니다.
첫 프로젝트 빠른 시작
실습용 .sv 또는 .v 파일을 담은 새 디렉터리를 사용합니다(예: rtl/top.sv). 프로젝트 디렉터리가 이미 존재해야 하며 절대 경로를 알아야 합니다.
Explorer에 표시되는 항목
현재 폴더 트리는 선택한 프로젝트 호스트가 반환하는 전체 목록을 표시합니다. 호스트가 반환하면 루트 파일, docs/, analyze/도 포함합니다. 제목은 프로젝트 이름이며 더 이상 rtl/과 tb/로 제한하지 않습니다. 하이어라키는 소스에서 도출한 설계 구조를 표시합니다.
호스트 전체 목록은 파일시스템의 모든 항목에 무제한 접근한다는 뜻이 아닙니다. Windows 앱의 탐색기 목록에는 아래 제한이 있으며, 다른 호스트의 지원 파일 형식과 한도는 다를 수 있습니다.
전체 내용을 건너뛰는 디렉터리:
.git,.alti,.altifigence,.venv,__pycache__,node_modules,target,.pytest_cache,dist,dist-electron.건너뛴 항목: 심볼릭 링크 및 확장자가 지원되는 세트에 없는 모든 파일.
지원 확장자:
sv,svh,v,vh,allab,py,md,rst,json,html,toml,yml,yaml,tcl,rpt,ini,sh,c,h,rs,sail,cx,asm,s,js,mjs,ts,tsx,css,spef,cir,txt,sdc,xdc,vcd,.gitkeep및 저장된 GDS 레이아웃(.gds·.gdsii)입니다.목록 제한: 한 번에 최대 500개 파일을 반환하며 디렉터리 항목 10,000개를 확인하면 중단합니다. 프로젝트가 매우 크면 일부 파일만 표시될 수 있지만, 소스 파일의 저장 위치를 제한하는 규칙은 아닙니다.
항목이 누락되면 파일을 이동하거나 다시 만들기 전에 선택한 루트, 새로고침, 호스트 필터와 크기 제한을 확인합니다.
단계
현재 실행 환경의 프로젝트 선택 화면에서 디렉터리를 엽니다. Windows 앱에서는 '내 PC' → '내 PC의 프로젝트' → '프로젝트 폴더 열기'를 선택합니다.
탐색기에서 표시된 루트가 선택한 디렉터리인지 확인합니다.
알려진 소스 파일을 열고 무해한 주석만 변경하세요.
파일 저장 또는
Ctrl+S를 사용합니다.저장하지 않은 변경 표시가 사라졌는지 확인하고 문제 패널에서 현재 진단을 확인합니다.
IDE 창을 닫고 동일한 절대 프로젝트 디렉터리에서 다시 시작하고 저장된 주석이 있는지 확인합니다.
일반 버전 제어 워크플로에서 주석을 되돌리거나 유지합니다.
첫 성공은 올바른 디렉터리가 열리고 의도적으로 저장한 편집 내용이 다시 열어도 유지되는 것입니다. 컴파일러, 시뮬레이터, 합성 도구, 보드, Cloud 작업 또는 로컬 RTL 엔진은 이 확인에 필요하지 않습니다.
첫 RTL 시뮬레이션에서는 2.0.2 Windows 앱의 카운터 예제를 열고, 확인 후 선택형 OSS 시뮬레이터를 설치해 내 PC에서 테스트벤치를 실행합니다. 먼저 로그인해야 하며 Free 계정으로도 가능합니다. Cloud 프로젝트와 Linux 패키지에는 이 Testbench 흐름이 없습니다.
원본 디렉터리를 변경하기 전에 로컬 작업공간 및 데이터 범위를 사용하여 프로젝트를 백업하거나 이동합니다.
로컬 및 온라인 작업
로컬 Desktop 프로젝트를 열고 편집하고 저장하는 동작은 파일을 업로드하지 않습니다. Cloud 프로젝트는 Cloud 저장소 서비스를 사용합니다. 분석, 시뮬레이션, 구현, Evolve 같은 온라인 동작은 별도 제공 범위가 있으며 선택한 소스나 아티팩트를 전송할 수 있습니다. 제한된 프로젝트 데이터를 제출하기 전에 동작과 목적지를 확인하세요.
현재 지원 범위
플랫폼별 현재 검증 상태는 다운로드, 준비 사항은 시스템 요구 사항에서 확인하세요. Windows 앱에는 기기 라이선스가 필요 없습니다. 로그인하면 Free를 포함한 모든 요금제에서 Git, SystemVerilog 자동 완성과 인자 힌트, RTL lint와 컴파일러 진단, RTL 모듈 트리 같은 로컬 기능을 쓸 수 있고, 로그인하지 않아도 파일을 편집하고 저장할 수 있습니다. 외부 도구와 공급업체 라이선스는 선택한 작업이 사용할 때만 필요합니다.
Windows Testbench 튜토리얼은 선택한 외부 Icarus Verilog 또는 Verilator를 사용하고 버전·로그·소스 식별 정보를 기록합니다. 제공하지 않는 서버 분석과는 별개입니다. GDS 보기·회로 계산·제조 내보내기는 각각의 지원 범위를 따릅니다.
관련 페이지
ISA 워크플로 — 같은 프로젝트에서 CX 소스를 작성합니다. RISC-V 가져오기를 지원하며 생성·실행·검증은 선택한 호스트에 따릅니다. Event Trace는 별도 ISA 타임라인이 아니라 공용 분석 뷰를 엽니다.
Digital Design Studio의 Verilog — 인식하는 파일 형식, 프로젝트 입력 및 현재 IEEE 1364 적합성 범위입니다.
워크스페이스 — 사이드패널, 편집기 탭·분할, 찾기·줄 이동, 명령 팔레트, 문제, 터미널, 개요 및 프로젝트 검색입니다.
분석 뷰 — 저장된 실행, 실행 목록·도구 선택기, 각 뷰의 조작·축 및 선택한 실행과의 연결입니다.
SPICE DC 동작점 — 저장된 저항·DC 전원 회로를 별도의 R/I 또는 R/I/V 해석으로 실행합니다.
회사 AI와 Cloud 사용량
계정·국가·연령·동의 조건을 확인한 뒤 웹·데스크톱 AI 패널에서 회사 AI를 이용할 수 있습니다. 지원 작업과 데이터 처리는 회사 AI를 확인하세요. 회사 AI와 대상 Compute는 주간 QUOTA를 공유하며 Cloud 파일에는 조직 저장 한도가 적용됩니다. 내 PC 파일을 열고 저장하는 것만으로 AI나 Cloud에 전송하지 않습니다.
Digital Design Studio 2.0.2 사용 안내
Digital Design Studio 2.0.2는 RTL, Flow Navigator 안의 ISA, ALcad를 하나의 앱에서 제공합니다. Windows 내 PC·Linux 데스크톱·Cloud는 실행 호스트가 다릅니다. 명령이나 설정 화면이 보인다는 이유만으로 엔진을 사용할 수 있는 것은 아닙니다. 선택한 호스트와 작업 결과를 확인한 뒤 출력을 해석하세요.
Cloud UVM과 Physical coordinator 실행은 지원하지 않습니다. 자체 HLS·QEDA 레이아웃/솔버·가상 FPGA Evolve는 Linux 네이티브 호스트가 필요하며 Windows·Cloud에서는 실행되지 않습니다. 정적 OpenQASM 회로 가져오기는 별도의 Windows/Linux 기능입니다. 결과 뷰어·가져온 보고서·AI 응답은 엔진 실행이나 제조 사인오프가 아닙니다.
화면 언어 선택은 영어·한국어·일본어·러시아어·스페인어·중국어 간체/번체·독일어·브라질 포르투갈어·힌디어·베트남어·프랑스어·인도네시아어·이탈리아어의 14개 언어입니다. DDS에 새로 추가한 es·zh-cn·de·pt-br·hi·vi·fr·id·it에서 번역하지 않은 문자열은 영어로 표시될 수 있습니다. 이번 개정 문서는 영어·한국어로 준비하며 기존 번역이 2.0.2 개정 번역을 뜻하지는 않습니다. 다른 언어가 이전 내용이면 현재 영어 개정본을 확인하세요. Community 포럼 화면은 영어입니다.
일상 작업 탐색 순서
My PC 또는 Cloud 프로젝트를 열고 Explorer를 확인합니다. Search windows로 기존 번호 창에 돌아옵니다.
소스를 편집·저장합니다. RTL·ISA는 Flow Navigator, ALcad는 작업 화면 메뉴를 사용하고 선택한 작업의 호스트 지원을 읽습니다.
Agent 요청은 프로젝트 문맥·동의와 Usage를 확인한 뒤 보냅니다. 기존 대화는 기록 페이지에서 찾습니다.
실행 상태를 확인하고 결과와 소스 식별자를 함께 보관합니다. 저장 결과를 다시 열어도 새 작업이 시작되지는 않습니다.