ASIC プロセス — Altifigence Documentation

レビュー済み RTL から実装、サインオフまでの段階をたどります。

概要

ASIC フローはレビュー済み RTL から始まり、合成、物理実装、解析、サインオフへ進みます。各段階では、後から確認できる入力、レポート、ツールバージョンを残す必要があります。

段階

段階	必要なコンテキスト	確認可能な根拠
RTL の準備	ソース、制約、クロック、リセット、検証状態	診断と受け入れられた基準設計
合成	対象ライブラリ、制約、対応ツールチェーン	ネットリスト、レポート、警告、ツールバージョン
物理実装	フロアプラン、配置、クロック、配線、プロセス入力	各段階のレポート、アーティファクト、制約の結果
解析	タイミング、電力、面積、混雑、完全性、信頼性の入力	レビュー可能な指標、違反、方法論
サインオフ	ファウンドリ規則、コーナー、ツール、受入基準	再現可能なサインオフレポート

仕組み

Altifigence 製品はプロジェクト入力を整理し、選択したマシンやランナーで利用可能なツールを実行し、確認できるようレポートとアーティファクトをまとめて保持します。

テクノロジー入力を集める

使用を許可された PDK・ライブラリのリリースと、対象プロセス・電圧・温度コーナーを特定します。選択ツールが必要とする Liberty タイミング・電力ライブラリ、LEF・テクノロジーデータ、抽出モデル、制約、ルールデッキを記録します。バージョンと利用条件をプロジェクトと共に保持してください。一般的なターゲット名は、これらのファイルを提供しません。

各引き渡しを確認

引き渡し	続行前の確認
RTL から合成	トップモジュール、クロック・リセット、エラボレーション、テスト範囲、制約。
合成から物理実装	マッピング済みネットリスト、ライブラリ・コーナーの識別情報、タイミング制約、面積、未解決警告。
配置・配線から抽出済み解析	接続、配線完了、寄生要素、選択した抽出コーナー。
解析からサインオフ	必要な全コーナー、タイミング・電力・完全性検査、承認済み除外事項。
サインオフから納品	最終レイアウト・ネットリスト・チェックサム一式、必要レポート、ファウンドリ・顧客の受入。

DDS の GDS 表示、一般的な RTL 指標、限定的な PX 計算、ALcad プロセスモデルは、特定の調査・モデル化の問いに答えます。DRC、LVS、タイミング、信頼性、ファウンドリ受入には、適格性が確認されたツールと必要レポートを使用してください。未計算や非対応の値は、利用不可だと分かる表示を維持します。

再現可能な結果をアーカイブ

正確なソース、制約、テクノロジー入力、ツールのバージョン・オプション、実行環境、結果アーティファクトのハッシュを結び付けるマニフェストを保持します。合格レポートだけでなく失敗レポートと除外事項も保存します。関連入力が変わったら影響する段階を再実行してください。古いレポートを開いても、新リビジョン向けに再計算しません。