ASIC 프로세스
검토한 RTL에서 구현과 signoff까지의 단계를 따라갑니다.
개요
ASIC 흐름은 검토한 RTL에서 시작해 합성, 물리 구현, 분석, signoff로 이어집니다. 각 단계의 입력과 보고서, 도구 버전을 남겨 나중에 다시 확인할 수 있어야 합니다.
단계
단계 | 필요한 컨텍스트 | 관찰 가능한 결과 기록 |
|---|---|---|
RTL 준비 상태 | 소스, 제약 조건, 클록, 리셋 및 검증 상태 | 진단 및 허용되는 기준선 |
합성 | 대상 라이브러리, 제약 조건, 지원되는 툴체인 | 넷리스트, 보고서, 경고, 도구 버전 |
물리적 구현 | 플로어플랜, 배치, 클록, 라우팅 및 공정 입력 | 스테이지 보고서, 아티팩트 및 제약 조건 결과 |
분석 | 타이밍, 전력, 면적, 혼잡도, 무결성 및 신뢰성 입력 | 검토 가능한 지표, 위반 및 방법론 |
Signoff | 파운드리 규칙, 코너, 도구, 승인 기준 | 재현 가능한 signoff 보고서 |
작동 방식
Altifigence 제품은 프로젝트 입력을 정리하고 선택한 컴퓨터나 러너에서 사용할 수 있는 도구를 실행하며, 보고서와 아티팩트를 함께 보관해 검토할 수 있게 합니다.
기술 입력 준비
사용 권한이 있는 PDK·라이브러리 릴리스와 대상 공정·전압·온도 코너를 확인하세요. 선택한 도구가 요구하는 Liberty 타이밍/전력 라이브러리·LEF/기술 자료·추출 모델·제약·규칙 덱을 기록합니다. 버전·사용 조건을 프로젝트와 보관하세요. 일반적인 대상 이름만으로 해당 파일이 제공되지는 않습니다.
단계별 전달 검토
전달 단계 | 진행 전 확인 |
|---|---|
RTL → 합성 | 최상위 모듈·클록/리셋·상세화·테스트 범위·제약 |
합성 → 물리 구현 | 매핑된 netlist·라이브러리/코너 식별 정보·타이밍 제약·면적·미해결 경고 |
배치/배선 → 추출 분석 | 연결성·배선 완료·기생 성분·추출 코너 |
분석 → 사인오프 | 필수 코너 전체·타이밍/전력/무결성 검사·승인된 예외 |
사인오프 → 전달 | 최종 레이아웃/netlist/체크섬·필수 보고서·파운드리/고객 수락 |
DDS GDS 조회·일반 RTL 수치·범위가 정해진 PX 계산·ALcad 공정 모델은 각 조회·모델링 목적에 사용합니다. DRC·LVS·타이밍·신뢰성·파운드리 수락에는 검증된 도구·필수 보고서를 사용하세요. 계산하지 않았거나 지원하지 않는 값은 사용 불가로 구분합니다.
재현 가능한 결과 보관
정확한 소스·제약·기술 입력·도구 버전/옵션·실행 환경·결과 산출물 해시를 연결하는 매니페스트를 보관하세요. 통과 보고서와 함께 실패 보고서·예외 승인도 저장합니다. 관련 입력이 바뀌면 영향을 받는 단계를 다시 실행해야 하며, 오래된 보고서를 여는 것은 새 버전으로 다시 계산하는 동작이 아닙니다.