Implantação em FPGA de borda
Siga as etapas de um projeto RTL até um FPGA de borda programado.
Visão geral
Um fluxo de trabalho de FPGA de borda transforma RTL revisado em um build específico para o alvo, programa a placa e verifica o projeto em execução.
Fluxo de trabalho
Etapa | Entrada | Saída a revisar |
|---|---|---|
Preparar | RTL, restrições, perfil do alvo e configuração do projeto | Limites do projeto validados e diagnósticos |
Verificar | Testes, asserções, comportamento esperado e runner selecionado | Logs, falhas, cobertura e evidências |
Implementar | Dispositivo alvo, restrições e cadeia de ferramentas compatível do fornecedor | Relatórios e um artefato específico para o alvo quando a execução é bem-sucedida |
Implantar | Artefato gerado, conexão da placa e configuração de execução | Estado da programação do dispositivo e prontidão para execução |
Observar | Carga de trabalho e método de medição | Logs, rastros, resultados e procedência |
Onde a implementação é executada
A implementação pode ser executada localmente, em uma infraestrutura gerenciada pelo cliente ou em um runner gerenciado pela Altifigence que esteja habilitado. Antes de começar, confira o runner selecionado, a região, a cadeia de ferramentas instalada, a permissão da conta e os arquivos que serão enviados.
O que guardar
Guarde a revisão ou o hash dos arquivos-fonte, o alvo, as restrições, as versões das ferramentas, o runner, os horários, o relatório do build, a identidade do artefato e o resultado observado em execução. Um esqueleto de projeto gerado é apenas um ponto de partida, não um dispositivo programado.
Prepare uma base reproduzível
Registre a revisão da placa, o componente/encapsulamento/classe de velocidade do FPGA e as fontes de tensão e de clock.
Salve RTL, restrições, testbench e o comportamento esperado de reset e E/S em uma única revisão.
Execute a simulação e inspecione as asserções, os avisos e os intervalos relevantes das formas de onda.
Selecione uma cadeia de ferramentas de implementação do fornecedor que seja compatível com o dispositivo exato e as licenças de IP necessárias.
Confira as restrições de clock, pinos e temporização antes da implementação; clocks ou pinos não resolvidos precisam de revisão.
Revise a implementação antes de programar
Leia os relatórios de utilização, clock e temporização, os caminhos sem restrições, as atribuições de E/S e os avisos graves. Confirme que o artefato de programação produzido corresponde à revisão dos arquivos-fonte, ao dispositivo alvo e às restrições. Uma contagem genérica de células ou a análise estrutural do DDS é útil nas etapas anteriores do fluxo, mas não substitui esses relatórios específicos para o alvo.
Verifique a placa em execução
Siga as instruções de alimentação e programação do fornecedor da placa. Confirme o dispositivo exato conectado antes de carregar um artefato e depois teste reset, clock, E/S básica e uma carga de trabalho conhecida. Registre o hash do artefato programado e a saída real. Meça latência, vazão ou potência com uma carga de trabalho e um método declarados; a simulação ou a síntese, por si só, não fornece essas medições na placa.