Развертывание edge FPGA
Пройдите этапы от RTL-проекта до запрограммированной edge FPGA.
Обзор
Процесс edge FPGA превращает проверенный RTL в сборку для конкретной цели, программирует плату и проверяет работающий проект.
Рабочий процесс
Этап | Ввод | Вывод для проверки |
|---|---|---|
Подготовка | RTL, ограничения, профиль цели и конфигурация проекта | Проверенная граница проекта и диагностика |
Проверка | Тесты, утверждения, ожидаемое поведение и выбранный исполнитель | Журналы, сбои, покрытие и свидетельства |
Реализация | Целевое устройство, ограничения и поддерживаемый набор инструментов производителя | Отчеты и артефакт конкретной цели при успехе |
Развертывание | Собранный артефакт, соединение с платой и конфигурация среды | Состояние программирования устройства и готовность среды |
Наблюдение | Нагрузка и метод измерения | Журналы, трассы, результаты и происхождение |
Где выполняется реализация
Реализация может выполняться локально, в управляемой клиентом инфраструктуре или на включенном исполнителе под управлением Altifigence. Перед стартом проверьте выбранный исполнитель, регион, установленный набор инструментов, разрешение учетной записи и отправляемые файлы.
Что сохранять
Сохраните ревизию или дайджест исходного кода, цель, ограничения, версии инструментов, исполнитель, временные метки, отчет сборки, идентичность артефакта и наблюдаемый результат выполнения. Сгенерированный каркас проекта — только начало, а не запрограммированное устройство.
Подготовьте воспроизводимую базу
Зафиксируйте ревизию платы, модель/корпус/скоростной класс FPGA, напряжение и источники тактов.
Сохраните RTL, ограничения, тестовый стенд и ожидаемое поведение сброса/I/O в одной ревизии.
Запустите моделирование и изучите утверждения, предупреждения и соответствующие интервалы осциллограммы.
Выберите инструменты реализации производителя с поддержкой точного устройства и необходимых лицензий IP.
Проверьте тактовые, выводные и временные ограничения перед реализацией; неразрешенные такты или выводы требуют проверки.
Проверьте реализацию перед программированием
Прочитайте загрузку ресурсов, отчеты тактов/временных характеристик, пути без ограничений, назначения I/O и серьезные предупреждения. Подтвердите соответствие созданного артефакта программирования ревизии исходного кода, целевому устройству и ограничениям. Общий счетчик ячеек или структурный анализ DDS полезен раньше, но не заменяет эти отчеты конкретной цели.
Проверьте работающую плату
Следуйте инструкциям производителя платы по питанию и программированию. Подтвердите точное подключенное устройство перед загрузкой артефакта, затем проверьте сброс, такты, базовый I/O и известную нагрузку. Зафиксируйте хэш запрограммированного артефакта и фактический вывод. Измеряйте задержку, пропускную способность или мощность с указанной нагрузкой и методом; одно моделирование или синтез не дают этих измерений платы.