Triển khai FPGA biên
Theo dõi các giai đoạn từ một dự án RTL đến FPGA biên đã được nạp cấu hình.
Tổng quan
Quy trình FPGA biên biến RTL đã được rà soát thành bản dựng dành riêng cho đích, nạp cấu hình cho bo mạch và kiểm tra thiết kế đang chạy.
Quy trình
Giai đoạn | Đầu vào | Đầu ra cần rà soát |
|---|---|---|
Chuẩn bị | RTL, các ràng buộc, hồ sơ đích và cấu hình dự án | Ranh giới dự án đã được xác thực và các chẩn đoán |
Kiểm chứng | Các bài kiểm thử, assertion, hành vi mong đợi và runner được chọn | Nhật ký, lỗi, độ bao phủ và bằng chứng |
Hiện thực hóa | Thiết bị đích, các ràng buộc và bộ công cụ của nhà cung cấp được hỗ trợ | Báo cáo và hiện vật dành riêng cho đích khi thành công |
Triển khai | Hiện vật đã dựng, kết nối bo mạch và cấu hình thời gian chạy | Trạng thái nạp cấu hình thiết bị và mức độ sẵn sàng khi chạy |
Quan sát | Khối lượng công việc và phương pháp đo | Nhật ký, trace, kết quả và thông tin nguồn gốc |
Nơi thực hiện hiện thực hóa
Việc hiện thực hóa có thể chạy cục bộ, trên hạ tầng do khách hàng quản lý hoặc trên runner do Altifigence quản lý đã được bật. Trước khi bắt đầu, hãy kiểm tra runner được chọn, khu vực, bộ công cụ đã cài đặt, quyền tài khoản và các tệp sẽ được gửi.
Những gì cần lưu giữ
Lưu lại revision hoặc digest của mã nguồn, đích, các ràng buộc, phiên bản công cụ, runner, dấu thời gian, báo cáo bản dựng, định danh hiện vật và kết quả thời gian chạy quan sát được. Khung dự án được tạo chỉ là điểm khởi đầu, chưa phải thiết bị đã được nạp cấu hình.
Chuẩn bị một mốc cơ sở có thể tái lập
Ghi lại revision bo mạch, mã linh kiện/kiểu đóng gói/cấp tốc độ FPGA, điện áp và các nguồn xung nhịp.
Lưu RTL, các ràng buộc, testbench và hành vi reset/I/O mong đợi trong cùng một revision.
Chạy mô phỏng và kiểm tra các assertion, cảnh báo cùng những khoảng dạng sóng liên quan.
Chọn bộ công cụ hiện thực hóa của nhà cung cấp có hỗ trợ đúng thiết bị và các giấy phép IP cần thiết.
Kiểm tra các ràng buộc xung nhịp, chân và timing trước khi hiện thực hóa; những xung nhịp hoặc chân chưa được giải quyết cần được rà soát.
Rà soát việc hiện thực hóa trước khi nạp cấu hình
Đọc mức sử dụng tài nguyên, các báo cáo xung nhịp/timing, đường dẫn chưa có ràng buộc, gán I/O và cảnh báo nghiêm trọng. Xác nhận hiện vật dùng để nạp cấu hình được tạo ra khớp với revision mã nguồn, thiết bị đích và các ràng buộc. Số lượng cell chung hoặc phân tích cấu trúc của DDS hữu ích ở giai đoạn trước đó, nhưng không thể thay thế các báo cáo dành riêng cho đích này.
Kiểm tra bo mạch đang chạy
Làm theo hướng dẫn cấp nguồn và nạp cấu hình của nhà cung cấp bo mạch. Xác nhận chính xác thiết bị được kết nối trước khi nạp hiện vật, rồi kiểm thử reset, xung nhịp, I/O cơ bản và một khối lượng công việc đã biết. Ghi lại hash của hiện vật đã nạp và đầu ra thực tế. Đo độ trễ, thông lượng hoặc công suất với khối lượng công việc và phương pháp được nêu rõ; chỉ mô phỏng hoặc tổng hợp không cung cấp các phép đo này trên bo mạch.