Buka deklarasi RTL di Windows
Buka deklarasi sinyal dari penggunaannya dalam proyek RTL di Windows.
Gunakan Digital Design Studio 2.1.2.3 untuk Windows. Masuk dan buka proyek lokal dengan berkas sumber Verilog atau SystemVerilog yang sudah disimpan.
Buka deklarasi
Di editor sumber, letakkan kursor pada penggunaan sinyal yang dideklarasikan dalam modul yang sama.
Buka menu konteks editor dan pilih Navigasi → Ke Definisi.
Baca deklarasi di lokasi yang terbuka dalam editor.