Jelajahi hierarki RTL di Windows

Perluas pohon modul dan buka sumber atau tampilan modul dalam proyek RTL di Windows.

Gunakan Digital Design Studio 2.1.2.3 untuk Windows dengan proyek lokal yang berisi modul Verilog atau SystemVerilog yang sudah disimpan.

Buka pohon modul

  1. Tekan Ctrl+Shift+P untuk membuka palet perintah, lalu jalankan Tampilkan hierarki.

  2. Tunggu hingga struktur RTL proyek dimuat di panel kiri.

  3. Perluas pohon untuk memeriksa modul dan instansnya.

Buka sumber atau tampilan modul

  1. Klik kanan modul atau instans dan pilih Sumber Terbuka untuk membuka berkas sumbernya.

  2. Untuk membuka tampilan modul tersebut, klik kanan item dan pilih Buka penampil → Buka Tampilan Skema atau Buka penampil → Buka bentuk gelombang.