Telusuri kerangka RTL di Windows

Temukan sinyal atau instans dalam berkas saat ini dan buka baris sumbernya di Windows.

Gunakan Digital Design Studio 2.1.2.3 untuk Windows. Buka dan pilih berkas sumber Verilog atau SystemVerilog dalam proyek lokal.

Buka kerangka

  1. Tekan Ctrl+Shift+P untuk membuka palet perintah, lalu jalankan Tampilkan struktur.

  2. Di panel kanan, perluas modul untuk memeriksa masukan, keluaran, sinyal internal, dan instansnya.

  3. Pilih baris sinyal atau instans untuk memindahkan editor ke baris deklarasinya.

Cari dalam kerangka berkas saat ini

  1. Masukkan sebagian nama di kolom pencarian panel kerangka.

  2. Pilih baris sinyal atau instans yang cocok untuk membuka baris sumbernya. Hapus pencarian untuk menampilkan seluruh kerangka lagi.