Vai a una dichiarazione RTL in Windows
Apri la dichiarazione di un segnale da un suo utilizzo in un progetto RTL in Windows.
Usa Digital Design Studio 2.1.2.3 per Windows. Accedi e apri un progetto locale con un file sorgente Verilog o SystemVerilog salvato.
Aprire la dichiarazione
Nell’editor del codice sorgente, posiziona il cursore su un utilizzo di un segnale dichiarato nello stesso modulo.
Apri il menu contestuale dell’editor e scegli Naviga → Vai alla Definizione.
Leggi la dichiarazione nella posizione aperta nell’editor.