Khám phá phân cấp RTL trên Windows

Mở rộng cây mô-đun và mở mã nguồn hoặc chế độ xem của mô-đun trong dự án RTL trên Windows.

Sử dụng Digital Design Studio 2.1.2.3 dành cho Windows với dự án cục bộ chứa các mô-đun Verilog hoặc SystemVerilog đã lưu.

Mở cây mô-đun

  1. Nhấn Ctrl+Shift+P để mở bảng lệnh, rồi chạy Hiện phân cấp.

  2. Đợi cấu trúc RTL của dự án tải vào bảng bên trái.

  3. Mở rộng cây để xem các mô-đun và thể hiện của chúng.

Mở mã nguồn hoặc chế độ xem của mô-đun

  1. Nhấp chuột phải vào mô-đun hoặc thể hiện và chọn Nguồn mở để mở tệp mã nguồn tương ứng.

  2. Để mở chế độ xem cho mô-đun đó, nhấp chuột phải vào mục này và chọn Mở trình xem → Khán giả mở hoặc Mở trình xem → Hình dạng sóng mở.