Dùng vFactory: khám phá fab và theo dõi thiết kế đến wafer

Mở vFactory

1. vFactory là khu vực quy trình wafer và fab bên trong Digital Design Studio, bên cạnh DDS và ALcad.

2. Trong menu sản phẩm, chọn vFactory → Wafer Process & Fab; cảnh fab được bật theo mặc định.

3. Giao diện có trên Cloud và ứng dụng Windows, Linux; thao tác với tệp dự án tùy thuộc host đã chọn.

4. Bắt đầu ở Reference fab, hoặc chọn Process models, Design to wafer, EUV calculation hay EUV clip phù hợp với tác vụ.

5. Ví dụ tham chiếu gốc có 300 thiết bị trên bốn tầng, bố cục điều chỉnh được từ 200–400 thiết bị và nêu rõ các giả định cho giá trị số.

Mở vFactory từ menu sản phẩm.

Đi bộ và chọn chế độ xem

1. Dùng 2D map, 3D map, Top view, Walk hoặc Dollhouse để xem fab.

2. Trong Walk, đặt tiêu điểm vào vùng xem và dùng W/S để đi tới/lùi, A/D để đi ngang và Shift để chạy.

3. Kéo trong chế độ xem 3D để nhìn xung quanh.

4. Đến gần cửa và nhấn E; cửa đóng, tường và thiết bị chặn đường đi bộ.

5. Trong Stairs / elevator, chọn Destination level và Connection, dùng Walk to connection rồi Change level khi đã đến nơi.

6. Đi đến khu vực EUV và tiếp cận máy quét cho đến khi Look inside · EUV scanner {number} xuất hiện.

Đi qua fab tham chiếu và đến gần phòng thí nghiệm EUV.

Chạy mô phỏng và phát lại lô

1. Trong Process models, chọn Seeded fab simulation (v2), xem lại đầu vào mô hình và dùng Run simulation khi khả dụng.

2. Cùng mô hình và giá trị seed sẽ tái tạo cùng lượt chạy; thời gian, hỏng hóc, bảo trì và việc ghép lô đến từ mô hình được cung cấp.

3. Với lượt chạy đã hoàn tất có sự kiện được ghi lại, dùng Play simulation, Pause simulation, Restart playback và Playback speed, từ 1× đến 100,000×.

4. Chọn một lô hoặc tìm đúng ID để xem trạng thái đã ghi tại thời điểm mô phỏng được chọn; chọn riêng thiết bị để xem trạng thái thiết bị.

5. Luồng mô phỏng mặc định đã phát hành phát lại các lô và trạng thái thiết bị được ghi; nó không tạo sự kiện phương tiện AMHS hay phát lại phương tiện OHT. Chỉ có bố cục đường ray không tạo ra mô phỏng phương tiện.

Xem lô đã chọn trong khi phát lại lượt chạy fab được ghi.

Xem máy quét EUV và phép tính

1. Chọn Look inside · EUV scanner {number} trong Walk để mở phòng thí nghiệm cấu trúc, rồi dùng Close inside view hoặc Escape để quay lại.

2. Lưu ý nhãn Reconstruction · assumptions: cấu trúc dùng thông tin công khai và kích thước giả định, không phải CAD phục vụ chế tạo.

3. Trong EUV calculation, xem lại cấu hình định sẵn có thể chỉnh sửa rồi chọn Calculate EUV để xem ngân sách công suất và photon từ nguồn đến wafer.

4. Xem tốc độ quét, số wafer mỗi giờ và kết quả quang học là các phép tính chưa hiệu chuẩn với giả định được ghi rõ, không phải thông lượng thiết bị đã đo.

5. Phép quét 12.5–14.5 nm giữ cố định các chiết suất quang học tại 13.5 nm; đây không phải phổ đo được hay mô hình tán sắc.

Xem máy quét EUV được tái dựng cùng nhãn giả định.

Đọc ngân sách ánh sáng EUV dựa trên giả định.

Gửi thiết kế và đọc wafer ảo

1. Trong trình xem GDS của DDS thuộc dự án Cloud có hỗ trợ, chọn "Gửi tới vFactory" cho cấu trúc được chiếu để mở "Từ thiết kế đến wafer" với thiết kế đó; không có gì chạy cho đến khi bạn chọn "Chạy từ thiết kế đến wafer".

2. Việc chuyển giao bắt đầu với một lô gồm 25 wafer; chọn "Tuyến nhà máy tham chiếu", xem lại số lô, số wafer và khoảng cách thời gian đưa lô vào như các giả định có thể chỉnh sửa, rồi dùng "Tính bản xem trước" để kiểm tra bản đồ wafer và ước tính tỷ lệ đạt trước khi chạy.

3. Bản đồ wafer 300 mm dùng đường bao GDS để xác định kích thước die và tính cả khoảng cách rãnh cắt cùng vùng loại trừ ở mép.

4. So sánh ước tính tỷ lệ đạt theo Poisson, Murphy và phân phối nhị thức âm bằng giả định mật độ khuyết tật hiển thị; đây là ước tính, không phải số die tốt đã đo.

5. Đọc Lot completion and delivery theo số giây từ khi bắt đầu mô phỏng; lô chưa hoàn tất không có ước tính hoàn tất hay giao hàng, và thời gian giao tổng thể chỉ có khi mọi lô được yêu cầu đều hoàn tất.

Cho đến khi có thiết kế, Từ thiết kế đến wafer cho biết không có nguồn thiết kế, cùng các giả định có thể chỉnh sửa. Tính bản xem trước và Chạy từ thiết kế đến wafer vẫn không khả dụng.

Đọc bản đồ wafer, giả định tỷ lệ đạt và thời gian giao lô mô phỏng.

6. Dùng Follow lot in 3D cho lô vừa mô phỏng; khi lô hoàn tất hoặc bạn chọn lô khác, việc theo dõi dừng lại. Tệp tóm tắt mở lại không chứa sự kiện phát lại.

7. Lần chuyển giao DDS mới liên kết ISO class và downflow với các thanh trượt môi trường fab; đầu vào được nhập hoặc mở lại giữ giả định riêng cho đến khi được chủ động liên kết.

Kiểm tra đầu vào Design to wafer và giữ ISO class, downflow liên kết với các thanh trượt môi trường fab.

8. Thay đổi những thanh trượt đã liên kết sẽ tính lại nồng độ, D0 môi trường, tỷ lệ đạt và số die tốt kỳ vọng mà không chạy lại fab; chủ động lưu kết quả đã sửa khi hỗ trợ lưu dự án.

9. ISO class là giá trị đại diện cho nồng độ hạt, không phải phân bố đã đo hay chứng nhận; downflow là một phần của giả định lắng đọng chưa hiệu chuẩn.

10. Nhiệt độ, độ ẩm, áp suất và rung động không có tác động hạt, khuyết tật, tỷ lệ đạt hay nhiệt được mô hình hóa.

Nhập tệp của bạn

1. Để xem trước bố cục, dùng Fab setup → Import fab layout với tệp JSON fab-model/v1 hoặc fab-model/v2 hoàn chỉnh.

2. Để chuyển đổi dữ liệu nguồn, chọn Import fab data trong mô hình v2 có seed và xem Import diagnostics trước khi chạy; phải xử lý trước các thành phần ngữ nghĩa nguồn chưa đầy đủ hoặc không được hỗ trợ.

3. Trình nhập tệp nguồn chấp nhận các tệp .asd, .xlsx, .cf, .os, .pr, .rw, .ts, .vr, .rte, .txt và .csv được hỗ trợ, cùng options.def, với tối đa 64 tệp, 32 MiB mỗi tệp và tổng cộng 64 MiB.

4. Design to wafer nhận riêng gói JSON nguồn DDS/tapeout và đầu vào tùy chọn về thời lượng lắp ráp/kiểm thử; dữ liệu nhập JSON của nó giới hạn ở 1 MiB.

5. Tự thu thập các bộ dữ liệu ngoài chỉ dùng để nhập; sản phẩm không đóng gói các bộ dữ liệu đó, và ví dụ fab đi kèm là dữ liệu tổng hợp.

6. Các chuyến tham quan, bản ghi và trang nhà cung cấp bên ngoài chỉ là tài liệu tham khảo để xem; ảnh chụp màn hình, video, CAD và logo của chúng không được đóng gói làm tài nguyên fab.

Các giới hạn cần lưu ý

1. Trên ứng dụng desktop Linux, phương án dự phòng WebGL2 dùng mức Low; khi cả WebGPU và WebGL2 đều không dùng được, fab hiển thị sơ đồ 2D đúng tỷ lệ.

2. EUV clip tính ảnh trên mặt phẳng quan sát của mặt nạ mỏng ở cục bộ; tạo ảnh trên Cloud không khả dụng trong bản đã phát hành, vì vậy hãy dùng chia ô cục bộ trong giới hạn thiết bị.

3. Trình xem cấu trúc EUV giải thích cấu trúc quang học được tái dựng; các tia minh họa không phải mô phỏng điện từ, tạo ảnh, nhiệt hay rung động.

4. Chu kỳ fab, thời gian giao hàng, ước tính tỷ lệ đạt và ngân sách EUV là kết quả mô hình có giả định, không phải phê duyệt chế tạo hay cam kết giao hàng thực tế.

5. Ghi chú phát hành ghi nhận bộ nhớ GPU dùng chung tăng trên Intel Iris Xe sau nhiều lần mở chế độ xem bên trong EUV hoặc chuyển chất lượng Medium/Low.