在 Windows 上瀏覽 RTL 大綱

在 Windows 上尋找目前檔案中的訊號或實例，並開啟其原始碼行。

使用 Windows 版 Digital Design Studio 2.1.2.3。開啟並選取本機專案中的 Verilog 或 SystemVerilog 原始碼檔案。

開啟大綱

  1. 按下 Ctrl+Shift+P 開啟命令面板，然後執行 顯示大綱。

  2. 在右側面板中展開模組，查看其輸入、輸出、內部訊號和實例。

  3. 選取訊號或實例所在的列，讓編輯器跳至其宣告行。

搜尋目前檔案的大綱

  1. 在大綱面板的搜尋欄位輸入部分名稱。

  2. 選取符合條件的訊號或實例所在的列，開啟其原始碼行。清除搜尋內容，即可再次顯示完整大綱。