Parcourir le plan RTL sous Windows

Recherchez un signal ou une instance dans le fichier actuel et ouvrez sa ligne de code source sous Windows.

Utilisez Digital Design Studio 2.1.2.3 pour Windows. Ouvrez et sélectionnez un fichier source Verilog ou SystemVerilog dans un projet local.

Ouvrir le plan

  1. Appuyez sur Ctrl+Shift+P pour ouvrir la palette de commandes, puis exécutez Afficher la structure.

  2. Dans le panneau de droite, développez un module pour examiner ses entrées, ses sorties, ses signaux internes et ses instances.

  3. Sélectionnez une ligne de signal ou d’instance pour accéder à sa ligne de déclaration dans l’éditeur.

Rechercher dans le plan du fichier actuel

  1. Saisissez une partie d’un nom dans le champ de recherche du panneau du plan.

  2. Sélectionnez une ligne de signal ou d’instance correspondante pour ouvrir sa ligne de code source. Effacez la recherche pour afficher à nouveau le plan complet.