Windows で RTL アウトラインをたどる

Windows 版 Digital Design Studio 2.1.2.3 を使用します。ローカルプロジェクト内の Verilog または SystemVerilog ソースファイルを開いて選択してください。

アウトラインを開く

1. Ctrl+Shift+P を押してコマンドパレットを開き、アウトラインを表示 を実行します。

2. 右パネルでモジュールを展開し、入力、出力、内部信号、インスタンスを確認します。

3. 信号またはインスタンスの行を選択し、エディターをその宣言行に移動します。

現在のファイルのアウトラインを検索する

1. アウトラインパネルの検索フィールドに名前の一部を入力します。

2. 一致する信号またはインスタンスの行を選択し、ソース行を開きます。検索内容を消すと、アウトライン全体が再び表示されます。